(19)日本国特許庁(JP)

î

# (12) 特 許 公 報 (B2)

(11)特許番号

# 第2850564号

(45) 発行日 平成11年(1999) 1月27日

(24)登録日 平成10年(1998)11月13日

(51) Int.Cl. <sup>6</sup>	織別記号	FI
H01L 29/786		H01L 29/78 612A
G02F 1/1343		G02F 1/1343
1/136	5 O O	1/136 5 0 0
H01L 21/338		H01L 29/78 627A
		請求項の数3(全 6 頁)
(21)出願番号	特度平3-102996	(73) 特許権者 000005223
•		富士選株式会社
(22)出顧日	平成3年(1991)5月9日	神奈川県川崎市中原区上小田中4丁目1
		番1号
(65)公開番号	特開平4-334061	(72)発明者 田中 勉
(43)公開日	平成4年(1992)11月20日	神奈川県川崎市中原区上小田中1015番地
<b>審查請求日</b>	平成9年(1997)4月9日	富士通株式会社内
		(72) 発明者 梨井 健一
		神奈川県川崎市中原区上小田中1015番箕
		富士通株式会社内
		(72)発明者 大形 公士
		神奈川県川崎市中原区上小田中1015番魚 當土通株式会社内
		(74)代理人 弁理士 井桁 貞一
		審査官 河本 充雄
		最終質に続く

### (64) 【発明の名称】 薄膜トランジスタマトリックス及びその製造方法

1

#### (57)【特許請求の範囲】

【請求項1】 透明絶縁性基板(1) と,該透明絶縁性基 板(1)を覆う透明絶縁層(3) と,該透明絶縁層(3) に表面 の高さが該透明絶縁層(3) 表面の高さとほぼ等しくなる ように埋め込まれた複数の平行なデータバスライン(6) と, 該透明絶縁層(3) 上に順次積層されたソース・ドレ イン電極(7,8),動作半導体層(10),ゲート絶縁層(11, 12), ゲート電極(13)と, 絶縁層(12)を介して眩複数の 平行なデータパスライン(6) と直交する複数の平行なゲ ートパスライン(14)を有するととを特徴とする薄膜トラ ンジスタマトリックス。

【 間求項2 】 透明絶線性基板(1) 上に透明絶縁層(3) を形成する第1の工程と、該透明絶縁層(3) 上に複数の 平行な溝を有するマスク(4) を用いて眩透明絶縁層(3) をエッチングし、酸透明絶縁層(3) に開孔(5) を形成し

た後、酸開孔(5)を金属層で埋め込んで、表面の高さが 該透明絶緑層(3) 表面の高さとほぼ等しい複数の平行な データバスライン(6) を形成する第2の工程と、全面に 透明導電体を被着した後それをパターニングして、ドレ イン電極(7) 及びソース電極(8) を形成する第3の工程 と、全面に半導体層を堆積した後それをパターニングし て、該ドレイン電極(7) 及び該ソース電極(8) 間の該透 明絶縁層(3) 上から両側の酸ドレイン電極(7) 及び酸ソ ース電極(8) 上に展延する助作半導体層(10)を形成する 第4の工程と、該動作半導体層(10)を覆い全面に展延す るゲート絶縁層(12)を形成する第5の工程と,酸ゲート 絶縁層(12)上に金属層を堆積した後それをバターニング して、 該動作半導体層 (10)上にゲート電極 (13)及び該ゲ ート電極(13)に接続しかつ該複数の平行なデータバスラ イン(6) と眩ゲート絶縁層(12)を介して直交する複数の

平行なゲートバスライン(14)を形成する第6の工程を有 し、酸第1の工程乃至酸第6の工程をこの順序で行うと とを特徴とする薄膜トランジスタマトリックスの製造方 法。

【請求項3】 該透明絶縁層(3) 上に複数の平行な溝を 有するマスク(4) を用いて酸透明絶縁層(3) をエッチン グし、酸透明絶縁層(3) に開孔(5) を形成した後、酸開 孔(5) を埋め込む金属層表面の高さが該透明絶緑層(3) 表面の高さとほぼ等しくなるように全面に金属層を堆積 し、酸マスク(4) 上の酸金属層を酸マスク(4) とともに 除去し、酸開孔(5) 周縁部に生じた酸金属層のバリ(6a) を光を照射するととにより溶融してなだらかにし、該透 明絶練層(3)に埋め込まれた複数の平行なデータバスラ イン(6) を形成する第2の工程を有することを特徴とす る 静水項2 記載の薄膜トランジスタマトリックスの製造 方法。

#### 【発明の詳細な説明】

#### [0001]

î

【産業上の利用分野】本発明は薄膜トランジスタマトリ レイ(LCD),エレクトロルミネッセンス等の駆動緊 子として、薄膜トランジスタ(TFT)マトリックスが 使用されるようになった。このようなTFTマトリック スにおいては、数十万箇のTFTが含まれ、製造の容易 性、製造歩留りの向上が強く要望されている。

#### [0002]

【従来の技術】図4は従来のスタガー型TFTマトリッ クスの平面図、図5 (a), (b)は従来のスタガー型TFT マトリックスのA-A断面図、B-B断面図であり、1 タパスライン、7はドレイン電極、8はソース電極、9 はコンタクト層, 10は動作半導体層, 11, 12はゲート絶 緑層、13はゲート電極、14はゲートバスラインを表す。 【0003】以下,とれらの図を参照しながら従来例に ついて説明する。まず、ガラス板等の透明絶縁性基板 1 КС r 膜を堆積し、それをパターニングして遮光膜2を 形成する。

【0004】全面に遮光膜2の絶縁層としてSiO。層 3を形成した後、ITO層およびn・型a-Si層を堆 積する。そのITO層およびn'型a-Si層をパター 40 ニングして、ドレイン電極7、ソース電極8、画索電極 15を形成する。

【0005】全面を覆うi型a-Si層,SiNx 層を 連続堆積し、それらとn、型a-Si層を一括パターニ ングしてコンタクト層 9、動作半導体層10、ゲート絶縁 層11を形成する。

【0008】その後、大画面ではITO層だけではバス ライン抵抗が高過ぎるので、A 1 等の金属を堆積し、そ れをパターニングして、ドレイン電極7に接続する抵抗 の低いデータバスライン6を形成する。との場合、A1 の膜厚はパスラインの幅にもよるが6000人程度が必要と される。

【0007】ゲートバスライン、データバスライン間の 絶縁層としてゲート絶縁層を兼ねるSiN。層12を形成 した後、全面にA1等の金属を堆積し、それをパターニ ングして、ゲート電極13及びそれに接続するゲートバス ライン14を形成する。

【0008】 このようにしてTFTマトリックスを完成 するが、との従来の構造には次のような問題点がある。 10 即ち、データパスライン6のA l 膜厚は6000A程度が必 要であり、その上のSiN、層12は厚過ぎるとTFT特 性を悪化させるので、せいぜい3000人程度に限定され、 そのため、データバスライン6とゲートパスライン14間 に短絡の生じたり、ゲートパスライン14がデータパスラ イン6との段差部で断線を生じるといった問題がある。 [0009]

【発明が解決しようとする課題】本発明は上記の問題に 鑑み、データバスライン6とゲートバスライン14間に短 格の生じたり、ゲートバスライン14がデータバスライン ックス及びその製造方法に関する。近年、液晶ディスプ 20 6との段差部で断線を生じたりすることのない構造のT FTマトリックスの構造及びその製造方法を提供すると とを目的とする。

#### [0010]

【課題を解決するための手段】図 1 (a), (b)は実施例の TFTマトリックスの断面図、図2(a)~(f) は実施例 を示す工程順断面図,図3(a),(b)はデータパスライン の平坦化処理を説明するための断面図である。

【0011】上記課題は、透明絶縁性基板1と、酸透明 絶縁性基板1を覆う透明絶縁層3と, 酸透明絶縁層3に はガラス基板、2はCr膜、3はSiO、層、6はデー 30 表面の高さが該透明絶縁層3表面の高さとほぼ等しくな るように埋め込まれた複数の平行なデータバスラインB と、該透明絶縁層3上に順次積層されたソース・ドレイ ン電極7, 8, 動作半導体層10, ゲート絶縁層11, 12, ゲート電極13と、絶縁層12を介して該複数の平行なデー タバスライン6と直交する複数の平行なゲートバスライ ン14を有することを特徴とする薄膜トランジスタマトリ ックスによって解決される。

> 【0012】また、透明絶縁性基板1上に透明絶縁層3 を形成する第1の工程と、該透明絶縁層3上に複数の平 行な溝を有するマスク4を用いて該透明絶線層3をエッ 孔5を金属層で埋め込んで、表面の高さが該透明絶縁層 3 表面の高さとほぼ等しい複数の平行なデータバスライ ン6を形成する第2の工程と、全面に透明導電体を被着 した後それをバターニングして、ドレイン電極7及びソ ース電極8を形成する第3の工程と、全面に半導体層を 堆積した後それをパターニングして、酸ドレイン電極7 及び酸ソース電極8間の該透明絶縁層3上から両側の該 ドレイン電極7及び酸ソース電極8上に展延する動作半 導体層10を形成する第4の工程と、該動作半導体層10を

覆い全面に展延するゲート絶縁層12を形成する第5の工 程と、該ゲート絶縁層12上に金属層を堆積した後それを パターニングして、該動作半導体層10上にゲート電極13 及び酸ゲート電極13に接続しかつ酸複数の平行なデータ バスライン6と該ゲート絶縁層12を介して直交する複数 の平行なゲートパスライン14を形成する第6の工程を有 し、酸第1の工程乃至酸第8の工程をこの順序で行う薄 膜トランジスタマトリックスの製造方法によって解決さ れる。

【0013】また、該透明絶縁層3上に複数の平行な溝 10 を有するマスク4を用いて酸透明絶縁層3をエッチング 埋め込む金属層表面の高さが眩透明絶縁層3表面の高さ とほぼ等しくなるように全面に金属層を堆積し、眩マス ク4上の骸金属層を眩マスク4とともに除去し、酸開孔 5周縁部に生じた酸金属層のバリ6aを光を照射すること により溶融してなだらかにし、該透明絶縁層3に埋め込 まれた複数の平行なデータバスライン6を形成する第2 の工程を有する薄膜トランジスタマトリックスの製造方 法によって解決される。

#### [0014]

P

【作用】本発明によれば、データパスライン 8 は透明絶 緑層3に埋め込まれ、その表面の高さは透明絶緑層3表 面の商さとほぼ等しくなるので、その上にゲート絶縁層 12を介して直交するゲートバスライン14は平坦に形成さ れ、ゲートパスライン14とデータバスライン6の短絡や ゲートバスライン14の断線の生じるととがない。したが って、TFTマトリックスの製造歩留りが高くなる。 [0015]

【実施例】図2(a)~(f) は実施例を示す工程順断面図 で、図4のA-A断面に相当するA-A断面図を示して いる。以下、とれらの図を参照しながら、本発明の実施 例について説明する。

#### 【0016】図2(a) 參照

透明絶縁性基板としてガラス基板 1 上にCr 膜2をスパ ッタ法により1000人の厚さに堆積し、それを動作半導体 層とデータパスラインの下部に残すようにパターニグす る。助作半導体層下部のC r 膜 2 は遮光膜となり、デー タバスライン下部のCェ膜2はエッチングストッパとな る。

## 【0017】図2(b) 參照

全面に透明絶縁層としてSiO、層3を、プラズマCV D法により6000Aの厚さに堆積し、その上にレジストを 塗布し、データバスライン形成部に複数の平行な溝を開 口するレジストマスク4を形成する。レジストマスク4 をマスクにしてフッ酸系エッチング液を用いてSiO。 暦3をエッチングし、開孔5を形成する、との時、Cr 膜2はエッチングストッパとなる。

#### 【0018】図2(c) 参照

としてAlを堆積し、開孔5を埋め込む。レジストマス ク4上にもAlが堆積する。レジストマスク4を剝離 し、その上のA1も同時にリフトオフするととにより、 SiO、層3に埋め込まれたデータパスライン6を形成 する。この時、データパスライン6の商さはSi〇、層 3表面の高さにほぼ等しくなる。

#### 【0019】図2(d) 参照

スパッタ法により、全面にソース・ドレイン用金属とし てIT〇等の透明導電体を500人の厚さに堆積し、つづ いてn・a-Siを500 人の厚さに堆積する。ITO層 とn・a-Siをレジストマスクを用いてエッチング し、ITOのドレイン電極7及びソース電極8、さらに それらの上にn・a-Siのコンタクト層9を形成す る。ドレイン電極7はデータパスライン6に電気的に接 続するように形成する。

#### 【0020】図2(e) 参照

プラズマCVD法により、厚さ500 Aのa-Si層、厚 さ500 AのSiN、層を連続堆積する。その上にレジス トを塗布し,それをパターニングしてレジストマスクを 20 形成し、そのレジストマスクをマスクにしてCF、系の エッチングガスを用いてSiN、層、a-Si層、n\* a-Si層をエッチングし、ゲート絶縁層11,動作半導 体層10、コンタクト層9を形成する。とのようにして、 TFTの紫子分離を行う。

#### 【0021】図2(f) 参照

プラズマCVD法により、全面に厚さ2500人のSiN. 層を堆積し、ゲート絶縁層12を形成する。とのゲート絶 緑暦12はデータバスライン6とゲートパスラインの交差 部の層間絶縁層も兼ねる。

【0022】その後、スパッタ法により、全面にA1を 6000人の厚さに堆積し、それをパターニングして動作半 導体層10の上部にゲート電極13,及びゲート電極13に接 続しゲート絶縁層12を介してデータバスライン6と直交 する複数の平行なゲートバスライン14を形成する。

【0023】図1(a),(b)はこのようにして完成したT FTマトリックスの断面図であり、(a) は紫子を含むA - A断面図,(b)はデータバスライン 6 とゲートバスラ イン14の交差部を含むB-B断面図である。

【0024】図1(b) に見るように、データバスライン 40 6の表面はSiO、膜3の表面と等しい高さに形成され るので、ゲートパスライン14はデータパスライン8との 交差部においても平坦に形成され、交差部でデータバス ライン6と短絡したり、断線したりすることはない。

【0025】製造の途中において、スパッタ法により、 全面にデータバスライン形成用A1を堆積し、開孔5を 埋め込み、レジストマスク4上のA1をリフトオフした 時、レジストマスク4の形状やAlの成膜条件によって は完全には平坦化されず。 開孔5の周縁部にA1のパリ を生じるととがある。

スパッタ法により、全面にデータバスライン形成用金属 50 【0026】図3(a),(b)はその際のデータバスライン

\*る。

の平坦化処理を説明するための図である。図3(a) はA 1のバリ6aの生じた状態を示し、(b) はそれに対してレ ーザ光を照射してAlのバリ6aを溶融してリフローさ せ、角をなだらかにしてほぼ平坦化した状態を示す。

【0027】透明絶緑性基板3として軟化点がA1の融 点(660°C) より低いガラス基板を用いる時は、ガラス基 板を軟化点以下に保持するために瞬間的に光を照射し、 不透明なA1部分にのみ光を吸収させ、A1のパリ6aの リフローを行うようにする。光源としてレーザ、ハロゲ ンランブ等を使用することができる。また、この平坦化 10 1は透明絶縁性基板であってガラス基板 処理はソース・ドレイン電極が透明であれば、ソース・ ドレイン電極形成後でも行うことができる。

#### [0028]

Ę

【発明の効果】以上説明したように、本発明によればデ ータバスライン6の表面の高さが絶縁層3の表面の高さ とほぼ等しいから、ゲートバスライン14はデータバスラ イン6との交差部においても絶縁層12を介して平坦に形 成され、交差部でデータバスライン6と短絡したり、断 線したりするととはない。

【0029】本発明はTFTマトリックスの製造歩留り 20 10は動作半導体層であってa-Si層 を向上する効果を奏し、液晶ディスプレイパネルの歩留 り向上に寄与するものである。

#### 【図面の簡単な説明】

【図1】実施例のTFTマトリックスの断面図であり、 (a) はA-A断面図, (b) はB-B断面図である。 【図2】(a) ~ (f)は実施例を示す工程順断面図であ \*

【図3】(a),(b)はデータバスラインの平坦化処理を説 明するための断面図である。

8

【図4】従来のスタガー型TFTマトリックスの平面図 である。

【図5】従来のスタガー型TFTマトリックスの断面図 であり、(a) はA-A断面図、(b) はB-B断面図であ る。

### 【符号の説明】

2は遮光膜でありエッチングストッパであってCr膜 3は透明絶縁層であってSiO,層

4はマスクであってレジストマスク

5は開孔

6はデータバスライン

6aはパリであってAlのパリ

7はドレイン電極であって [ TO暦

8はソース電極であって I T O 層

9はコンタクト層であってn<sup>\*</sup> a-Si層

11はゲート絶縁層であってSiN、層

12は絶縁層でありゲート絶縁層であってSiN、層


13はゲート電極


14はゲートパスライン

15は画索電極

[図1]


#### 突施例のTFTマトリックスの断面図






#### [図3]

### データバスラインの平坦化処理を説明するための断面図




[図2]

# 实施例表示す工程模断面図




[図5]

# 従来のスタガー型 TFTマトリックスの断面図



[図4]

# 従来のスタガー型TFTマトリックスの平面図



フロントページの続き

4

(72)発明者 田中 稔一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(56)参考文献 特開 平2-39030 (JP, A)

特開 昭62-192784 (JP, A)

特開 平1-173646 (JP, A)

特開 昭61-84066 (JP. A)

(58)調査した分野(Int.Cl.º, DB名)

HO1L 29/786

G02F 1/1343

G02F 1/136 500

H01L 21/336